Silicon Labs(亦称芯科科技)在今年发布了多款达到行业顶级性能标竿的时钟解决方案,包括低功耗PCI Express Gen 4缓冲器-Si532xx、56G/112G SerDes时钟产品系列-Si539x 任意频率时钟发生器、超高集成度的Si5332单芯片时钟树,以及携手Calnex公司采用经Marvell Alaska C 25GbE/100GbE收发器验证过的时钟解决方案推出25G和100G同步以太网(SyncE)参考设计,全面提升旗下时钟产品线的广泛度及技术支持能力。以下将逐一介绍Silicon Labs截至今年9月为止所发布的新系列时钟产品阵容,欢迎点击“阅读原文”观看完整内容。

 

低功耗PCI Express Gen 4缓冲器

越来越多的数据中心硬件设计正在使用低功耗1.5V或1.8V电源,以最大限度地降低整体功耗,这些数据中心硬件设计包括网络接口卡(NIC)、PCIe总线扩展器和高性能计算(HPC)加速器。对此,Silicon Labs的新型Si532xx PCIe时钟缓冲器由单个1.5V-1.8V电源供电,具有多达12路时钟输出,非常适合在低功耗设计中提供低抖动PCIe时钟分发。Si532xx时钟器件支持PCIe通用时钟、分离参考无展频(SRNS)和分离参考独立展频(SRIS)架构,能够满足各种应用需求。

 

Si532xx也具有40fs RMS(典型值)的附加抖动性能,可为严格的PCIe Gen 3和Gen 4抖动规范提供超过90%的余量,从而简化时钟分发和降低产品开发风险。

 

Si532xx时钟是基于非PLL的扇出缓冲器,支持展频时钟信号的分发而不影响信号完整性。随着PCIe端点数量在服务器和存储应用中的不断增长,要求系统设计人员提供更多的PCIe参考时钟的缓冲时钟副本。其超低抖动性能使得设计人员能够级联多个缓冲器,同时仍能达到0.5ps RMS的最大允许系统PCIe抖动预算。

 

利用Silicon Labs的推挽式HCSL技术,该技术不像使用恒流输出驱动器技术的传统PCIe缓冲器那样需要外部终端电阻。内部电源滤波可防止电源噪声降低时钟抖动性能,从而消除了竞争解决方案所需的离散式低压差稳压器。Si532xx系列产品支持85欧姆和100欧姆阻抗选项。

 

更多Silicon Labs时钟缓冲器产品信息:https://cn.silabs.com/products/timing/buffers

 

Si539x56G/112G SerDes任意频率时钟发生器

包括Broadcom、Inphi、Intel、MACOM、Marvell、MediaTek和Xilinx在内,领先的交换SoC、PHY、FPGA和ASIC制造商正在转移到56G PAM-4 SerDes技术,以支持更高带宽的100G+以太网和光网络设计。为了满足56G SerDes参考时钟的严格要求,硬件开发人员通常需要100 fs(典型值)以下RMS相位抖动规范的时钟。这些设计通常需要与CPU和系统时钟等其他频率时钟混用。Silicon Labs是首家为56G设计提供完全集成时钟IC解决方案的时钟产品供应商,该解决方案将SerDes、CPU和系统时钟集成到单一器件中。

 

Silicon Labs现已成为业内唯一一家可为100/200/400/600G设计提供全面时钟发生器、抖动衰减时钟、压控晶体振荡器(VCXO)和XO选择的供应商,并且满足100 fs以下参考时钟抖动要求并留有余量。

 

Silicon Labs Si5391是业界最低抖动、任意频率时钟发生器。它是市场上唯一能够从单一IC提供200/400/600G设计所需全部时钟频率的时钟发生器,同时为56G SerDes参考时钟提供100 fs以下RMS相位抖动性能。具有多达12个差分输出,Si5391时钟提供频率灵活的A/B/C/D等级选项。精密校准P级选项可以为56G SerDes设计中所需的主频率提供优化的69 fs(典型值)规格RMS相位抖动性能。Si5391是一款真正的100 fs以下“单芯片时钟树”解决方案,设计旨在从同一IC合成所有输出频率,同时满足56G PAM-4参考时钟抖动要求并留有余量。

 

Silicon Labs Si539x抖动衰减器提供业内领先的抖动性能和频率灵活性。这些超低抖动时钟旨在满足互联网基础设施的严格规范和高性能要求,可降低各种时钟应用的成本和复杂性。Si539x任意频率抖动衰减时钟能够从任意频率输入时钟产生任意频率输出时钟组合,同时提供业界领先的抖动性能(90 fs RMS相位抖动)。Si5395/4/2 P级器件为56G/112G SerDes时钟应用提供了最佳的抖动性能(69 fs RMS典型相位抖动)。

 

新型Si56x Ultra Series VCXOXO系列产品非常适用于需要超低抖动振荡器的下一代高性能时钟应用。Si56x VCXO/XO可定制到最大3GHz的任意频率,支持两倍于之前的Silicon Labs VCXO产品的工作频率范围,且抖动减半。Si56x振荡器采用业界标准的5mm x 7mm和3.2mm x 5mm封装,提供单路、双路、四路和I2C可编程选项,与传统XO、VCXO和VCSO的引脚兼容并可直接替换。该系列器件的典型相位抖动低至90 fs。

 

探索更多产品及技术信息:https://cn.silabs.com/products/timing/56g-pam-4-serdes-clock-solution

 

Si5332-划代的单芯片时钟树解决方案

传统的时钟发生器依赖于外部的分立石英晶体频率参考。开发人员必须仔细设计晶体接口电路,以实现容性负载匹配,确保精确的时钟合成。为了最大限度的降低噪声耦合的风险,开发人员通常不能在晶体附近布置高速信号,这样会限制印制电路板(PCB)布线的灵活性。

 

Si5332任意频率时钟产品系列将时钟IC和石英晶体基准整合在同一封装内,简化了电路板布局布线和设计。一体化Si5332解决方案可确保产品在整个使用周期寿命内可靠启动和运行,而不像传统解决方案因采用不同供应商时钟IC和晶体而存在互操作性风险。Silicon Labs还在整个Si5332产品系列中引入了多配置支持,使开发人员能够将多个时钟树配置整合到单一型号之中。

 

Si5332时钟发生器通过在封装内集成高质量的晶体参考消除了这些设计限制。除了简化设计之外,这种方法还可最大限度的减少PCB总体占用空间,并最大限度的提高PCB布线灵活性。由于片内晶体免受外部PCB噪声影响,因此与使用外部时钟源(190fs RMS,12kHz-20MHz)的Si5332版本相比,片内集成晶体的Si5332器件可提供更低的抖动(175fs RMS)。

 

Si5332时钟利用Silicon Labs久经考验的MultiSynth技术,提供具有出色抖动性能的任意频率、任意输出时钟合成。Si5332支持多达12个时钟输出,每个输出时钟可选择不同信号格式(LVDS、LVPECL、HCSL和LVCMOS)和独立的1.8-3.3V VDDO,可连接各种FPGA、ASIC、以太网交换机/PHY、处理器、SoC,以及包括PCIe在内的高速SerDes。最终,这些功能特性使得Si5332能够在单一IC中整合整个时钟树。

 

结合上述独特的设计架构,单一Si5332型号即可取代晶体振荡器(XO)+缓冲器、时钟发生器、时钟发生器+缓冲器时钟树。探索关于Si5332产品及技术信息:https://cn.silabs.com/products/timing/clocks/si5332-any-frequency-clock-generator

  • Knowledge Base Articles