Silicon Labs(亦稱芯科科技)近期领先业界发表了满足最新一代PCI Express®(PCIe®)5.0规范的完整时钟解决方案组合,包括Si5332任意频率时钟系列产品、Si522xx PCIe时钟发生器和Si532xx PCIe缓冲器系列,能够提供同类最佳的抖动性能,且具有显著的设计余量。

 

随着 PCIe 互连越来越多地被作为通用的数据总线标准,Silicon Labs 特别在官方网站创建了一站式学习网页以帮助您了解有关 PCIe 的所有信息。您可在这里获取有关最新 PCIe 标准规范的更新内容、了解如何进行抖动测量,并探索 Silicon Labs PCIe 计时解决方案和设计技巧。

 

即刻点击链接访问PCIe学习中心网页,通过自学成为一名 PCIe 专家!

https://cn.silabs.com/products/timing/pci-express-learning-center

 

行业领先的完整时钟解决方案组合

Silicon Labs的新型时钟产品完全兼容PCIe Gen 5通用时钟、分离参考无展频(SRNS)和分离参考独立展频(SRIS)架构。尽管PCIe Gen 5具有更严格的抖动要求,但Silicon Labs的新型产品不需要分立电源滤波组件,这简化了PCB布局,同时确保了板级噪声不会降低时钟抖动性能。

 

Si5332任意频率时钟系列产品可生成抖动性能达140fs RMS的PCIe Gen 5参考时钟,优化了PCIe SerDes性能,且同时满足Gen 5规范并有余量。Si5332时钟能够生成PCIe和通用频率的任意组合,可在各种应用中实现时钟树整合。

 

Si522xx PCIe时钟发生器系列产品的输出端 PCIe Gen1 时钟发生器拥有行业领先的抖动性能,符合 PCI Express (PCIe) Gen 1/2/3/4/5 的要求,具有出色的频率灵活性和可配置的交流电参数,可进行信号完整性优化。其中Si52204-A01 符合 PCIe Gen1、2、3、4、5 相位抖动要求且余量绰绰有余,并可在工业温度范围内使用。使用推拉式 HCSL 输出端能够确保最低的功耗,同时接受电路板空间和外部终端电阻,从而提高 BOM 整合。

 

Si532xx PCIe缓冲器系列产品提供符合 PCI Express Gen1/2/3/4/5 标准的低功耗扇出缓冲器和兼容 PCI Express Gen 1/2/3 的零延迟缓冲器。这一系列是需要大量 PCI Express 时钟的消费者、工业、服务器、存储器和数据中心应用的理想选择。我们的时钟缓冲器设备采用低功耗推拉式输出端缓冲器技术,带来低功耗、更少外部终端电阻器和更小封装等好处。

 

PCI Express 时钟抖动工具

我们的PCIe 时钟抖动工具旨在帮助用户简单快捷地对 PCIe Gen1/2/3/4/5 和 SRNS/SRIS 进行抖动测量。该软件可消除在板子设计过程中对于 PCIe Gen1/2/3/4/5 和 SRNS/SRIS 抖动测量及余量的所有臆测。该工具只需简单的点击操作即可为您提供准确结果。该软件工具以可执行的形式提供,可支持多种通用输入波形文件,例如 .csv、.wfm 和 .bin。简单易用的 GUI 和实用技巧将引导用户轻松完成每一个步骤。软件包中还包含发行说明和其他文档。

 

下载工具:https://www.silabs.com/documents/login/software/PCIe-Clock-Jitter-Tool-Installer.zip

 

您也可以扫描以下维码,关注Silicon Labs社交媒体平台

  • Knowledge Base Articles
Translate